采访 | "围绕 ARM 与 x86 功耗的讨论是错误的"，英特尔公司的罗伯特-哈洛克（Robert Hallock）谈到了 Lunar Lake 的战略，以及它如何有能力挑战 ARM 的效率说法。

NBC：据说 Lunar Lake (LNL) 可以提供 100 TOPS 的人工智能总性能。与 Meteor Lake 相比，LNL 的功率目标是多少？

RH：用于笔记本电脑的 Lunar Lake 处理器将大幅提升 AI 处理能力，CPU、GPU 和 NPU（合计）最高可达 120 TOPS。与我们目前的 Meteor Lake 产品相比，这意味着三倍的增长。假设您询问的是产品的 TDP，我们将在临近发布时与您分享这样的规格。

不过，我们已经透露，与 Meteor Lake 相比，Lunar Lake 的封装功耗普遍降低了 40%，因此您可以放心地认为，Lunar Lake 性能的提升并不是以 TDP 的提升为代价的。笔记本电脑的性能/瓦特数大幅提升。

NBC：除了 Skymont E 核之外，Lunar Lake 是否也像 Meteor Lake 一样，在低功耗（LP）岛内有独立的 E 核？如果是，我们看到的是 4+4+2 配置吗？

RH：在新一代 Meteor Lake 产品中，我们的完整配置是：2C2T LP E 核、8C8T E 核和 6C12T P 核（总计 16C22T）。LP E 核组合在限制视频播放和电话会议等工作负载方面表现一般，但由于线程数有时会超过组合的 2C2T 规模，因此无法始终实现这一目标。

从 8C8T 的 E 核群来看，这些 E 核群的效率相当不错，但 Lunar Lake（"Skymont"）中的新 E 核群在相同频率下的性能提高了 1.68 倍，而且可以在更低的有效功耗下运行。

由于 Skymont 的性能大幅提升，我们决定将 E 核和 LP E 核的理念合二为一：Lunar Lake 的 4C4T E 核也是低功耗岛。Skymont 内核为我们提供了更广泛的性能和功耗范围，这让我们能够简化设计，同时在功耗效率和计算性能方面都有所提高。

随着内核和工艺技术的变化，我们今后可能不会总是做出同样的决定，但在当前这一代产品中，这样做是合理的，我们对 Skymont 复合物所能提供的性能和功耗 "动态范围 "感到非常满意。

NBC：不在 P 核上使用超线程技术的理由是什么？我知道现在的 P 核心性能很强，但至少在 BIOS 中为功耗限制较高的笔记本电脑启用 HT 选项不是很合理吗？

RH：在超线程技术推出之初，它是一种巧妙的解决方案，可以在不增加物理内核的情况下提高性能。但每个技术人员都知道，SMT 线程不一定能提供与物理内核上 "真正 "线程相同的性能。

我们知道，考虑到 SMT 在近 20 年来一直是一种典型特性，这样的对话是非常激进的。但是，我们正在进入这样一个时代：工艺技术和内核架构可以带来全新或不同的设计决策。

对于 Lunar Lake，我们已经主动决定取消超线程，因为 Skymont 和 Lion Cove（以及它们的后续产品）可以让我们实现比 SMT 更好的性能、功耗和面积。换句话说"真正的内核 "正迅速成为比 SMT 线程更好的解决方案。

这并不总是适用于所有产品和所有细分市场，但对于像 Lunar Lake 这样试图在极低功耗情况下实现每瓦性能最大化的产品来说，这是最佳的解决方案。

这种方法带来了显著的多维改进：通过去除 SMT，新的 P 核每瓦性能提高了 15%，每芯片面积性能提高了 10%，每功耗/面积性能提高了 30%。

NBC：LNL PL1/PL2 值和 TDP 配置是否会与我们现在看到的 Meteor Lake（MTL）类似，或者我们可以期待它们更高？

RH：我们还没有透露这些细节，但会在发布会上公布。敬请期待！

NBC我们能否期待 Thunderbolt 5 和 Wi-Fi 7 成为 LNL 笔记本电脑的主流？

RH：我想你会看到一些采用独立 Thunderbolt 5 控制器的系统设计，但 Lunar Lake 包括集成 Thunderbolt 4，这将是最常见的解决方案。Lunar Lake 系统至少需要两个 Thunderbolt 4 端口，机箱两侧各一个，芯片最多支持三个端口。

Lunar Lake SoC 还集成了 Wi-Fi 7，与 Wi-Fi 6E 相比有了显著的进步。Wi-Fi 7 具有更大的信道和先进的调制技术，理论最高速度可达 5.9 Gbps，并通过超低延迟提高了可靠性。数字 MAC、逻辑和内存集成到 SoC 中，使设计更小巧、更高效。

NBC：采用 LNL 的英特尔 Evo 规格会有什么变化吗？

RH：英特尔将在发布会上提供新英特尔 Evo 版本的具体信息。

NBC：你能解释一下英特尔为什么选择台积电 N3B 而不是英特尔内部节点（如英特尔 4）吗？

RH：英特尔选择台积电N3B作为Lunar Lake的IDM 2.0战略的一部分，允许我们的设计团队选择满足产品进度、功耗和性能目标的工艺技术。计算芯片采用台积电 N3B，平台控制器芯片采用台积电 N6，两者都通过英特尔的 Foveros 技术连接到英特尔的 1227.1 基本芯片。

组装、测试和封装也在英特尔的工厂进行。不同的产品可能会驱动不同的工艺技术选择，但我们的 IDM 2.0 战略使我们有能力做出这些选择，而不是仅仅依赖工艺技术。

NBC：根据我们目前听到的消息，你不认为这种命名方案可能会让非技术人员感到困惑吗，尤其是似乎已经没有 H、HX 或 U 标签了？

RH：虽然我们还没有透露 Lunar Lake 产品的型号，但我们的方向和意图并不复杂。我们将在产品上市前提供具体信息。

NBC：根据上述问题，我们是否可以看到 H、HX 或 U SKU，还是全部都是 V SKU？

RH：我们将在产品上市时提供 SKU 表的具体信息。

NBC：Panther Lake 是否会支持背面供电，现在讨论还为时过早吗？

生：现在讨论还为时过早。

NBC：最后，英特尔对新一轮的 ARM 笔记本电脑有什么看法？

RH：我们坚信，目前围绕 ARM 与 x86 功耗的讨论是建立在一个错误的前提之上的，因为从广义上讲，决定功耗的并不是指令集架构（ISA）。

我们的观点是物理观点：晶体管耗电。增加内核数、增大 NPU 规模、增大图形尺寸或增加结构复杂性的 CPU 设计都不是免费的。这些决定从本质上提高了封装功耗和 TDP，与消费者从传统 Windows/Linux 处理器上看到的情况相差无几。

换句话说：无论采用 x86 还是 ARM ISA，实现市场期望的功能和性能都需要 "典型成本"。因此，如果在任何 ISA 上增加复杂性都要耗费功率，那么哪种设计选择能产生最佳性能/功率/面积 (PPA)，以满足消费者的期望，就成了一场较量。

我们相信，Lunar Lake 拥有一套正确的设计决策，一定会取得胜利：

- Skymont E 核架构将 IPC 提高了 68%，通过将 LP E 核和 E 核合并成一个单一的复合体，我们得以提高 PPA。
- Lion Cove P 核架构的 IPC 提高了 15% 到 20%。
- Thread Director 通过控制区再次得到改进，使我们能够优雅地管理寄生功耗情况，将其控制在低功耗位置。
- 我们增加了 8MB 内存侧缓存，从而无需访问封装上的主内存。
- 我们将内存移至封装上，从而将 DRAM 的 PHY 功耗成本降低了约 40%。
- 图形性能/功耗提高了 1.5 倍。
- 在相同功耗下，NPU 性能提高了 2 倍以上，总体性能提高了 4 倍。
- 我们构建了一个全新的低功耗结构，以集成计算芯片。
- 我们在该产品中围绕摆脱 SMT 的低效重新构建了架构策略，这也使我们能够提高 PPA。

我们相信 Lunar Lake 可以实现比 ARM 设计更低的封装功耗。在 ARM-on-Windows 设计正朝着另一个方向发展的时候，我们很高兴能展示 x86 的低功耗特性。

拥有