Dimensity 9500：联发科 2025 年旗舰芯片选择 N3P 工艺而非 2nm 工艺

即将推出的联发科 Dimensity 9500 处理器将采用台积电的 N3P 工艺节点，而非早先猜测的 2 纳米制造工艺。此举似乎是受高成本和有限产能的驱动，尤其是Apple 正准备将台积电的 2 纳米节点用于其未来的 M5 系列芯片。

联发科的 Dimensity 9500 还标志着一个重大的架构转变，即从上一代的 4+4 内核布局转变为 2+6 内核布局。新设计包含两个 Cortex-X930 "超级内核 "和六个 Cortex-A730 性能内核，时钟速度预计将突破 4 GHz。据传，该处理器支持 SME（可扩展矩阵扩展）指令集。

相比之下 Dimensity 9400采用一个 3.62 GHz Cortex-X925 超级内核、三个 3.3 GHz Cortex-X4 大内核和四个 2.4 GHz Cortex-A720 大内核。据业内人士 Digital Chat Station 称，Dimensity 9500 中的 X930 内核应能提供明显更强的单核性能。

联发科的目标是在 2025 年 10 月上市，这为与三星的 Exynos 2600 展开潜在竞争创造了条件，据说后者将采用三星代工厂的 2 纳米技术制造。这两款芯片最终都可能为各种旗舰设备提供动力，有传言称 Exynos 2600可能会驱动三星的Galaxy Z Fold 7、Z Flip 7 和 S26 系列。

虽然台积电的 N3P 工艺的能效可能无法与 2nm 工艺相提并论，但与当前 Dimensity 9400 所采用的 N3E 工艺相比仍有进步。选择 N3P 工艺也反映了更广泛的行业趋势：几家主要科技公司显然正在重新考虑立即转向台积电的 2nm 节点，理由是成本高、产能有限。