UCIe 2.0：利用 3D 封装和可管理性推进开放式芯片组生态系统

通用芯片组互连快车（UCIe） 联盟宣布发布UCIe 2.0 规范。进一步推动开放式芯片生态系统的发展。

最新规范引入了几项关键增强功能。首先，它增加了对标准化系统架构的支持，以便在整个系统级封装（SiP）生命周期内跨多个芯片组实现可管理性、可测试性和调试（DFx）。这包括一个可选的 UCIe DFx 架构 (UDA)，该架构在每个芯片组内集成了与供应商无关的管理结构，用于测试、遥测和调试功能。

此外，UCIe 2.0 还支持混合键合的 3D 封装。新的 UCIe-3D 标准支持小至 1 微米、大至 25 微米的凸点间距，与 2D 和 2.5D 架构相比，可实现更高的带宽密度并提高能效。

"三星电子总裁兼公司副总裁Cheolmin Park表示："UCIe联盟支持多样化的芯片组，以满足快速变化的半导体行业的需求。

UCIe 2.0 规范在先前迭代的基础上，开发了全面的解决方案堆栈，并鼓励芯片组解决方案之间的互操作性。

该规范还包括优化的封装设计，以促进互操作性和合规性测试，使供应商能够根据已知的参考实施验证其基于 UCIe 的设备所支持的功能。

值得注意的是，UCIe 2.0 规范仍然完全向后兼容 UCIe 1.1 和 1.0，确保现有的基于芯片组的设计能够顺利过渡。